

CLIPPEDIMAGE= JP403222457A

PAT-NO: JP403222457A

DOCUMENT-IDENTIFIER: JP 03222457 A

TITLE: STANDARD CELL AND AUTOMATIC ARRANGING AND WIRING
METHOD

PUBN-DATE: October 1, 1991

INVENTOR-INFORMATION:

NAME

NINOMIYA, KAZUKI

YAMAGUCHI, SEIJI

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC IND CO LTD

COUNTRY

N/A

APPL-NO: JP02018336

APPL-DATE: January 29, 1990

INT-CL (IPC): H01L021/82;H01L021/3205

US-CL-CURRENT: 361/772,438/396 ,438/FOR.212

ABSTRACT:

PURPOSE: To reduce the area of a standard cell by
splitting a source contact
area into two along the center line of a source contact
vertically to a power
source line or an earth line.

CONSTITUTION: The widths W_p and W_n in contact with the
ends of the standard
cells in source contact region 4 and 5 are respectively
equalized for a P
channel transistor and an N channel transistor.
Furthermore, the positions of
the source contact regions 4 and 5 of the standard cells
and the positions and
number of source contacts 2, 6, 7, and 8 are accorded
with each other, and the

source contact regions 4 and 5 are split into two along the center line of the source contacts 2, 6, 7, and 8 vertically to a power source line 1 or an earth line 3. Hereby, it becomes possible to reduce the area and raise the integration degree by adding feed lines onto the source contact regions 4 and 5 communized.

COPYRIGHT: (C)1991,JPO&Japio

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A) 平3-222457

⑬ Int. Cl.⁵

識別記号

庁内整理番号

⑭ 公開 平成3年(1991)10月1日

H 01 L 21/82
21/3205

8225-5F H 01 L 21/82
6810-5F 21/88

B
Z

審査請求 未請求 請求項の数 5 (全8頁)

⑮ 発明の名称 標準セルおよび自動配置配線方法

⑯ 特 願 平2-18336

⑰ 出 願 平2(1990)1月29日

⑱ 発 明 者 二 宮 和 貴 大阪府門真市大字門真1006番地 松下電器産業株式会社内
⑲ 発 明 者 山 口 聖 司 大阪府門真市大字門真1006番地 松下電器産業株式会社内
⑳ 出 願 人 松下電器産業株式会社 大阪府門真市大字門真1006番地
㉑ 代 理 人 弁理士 栗野 重孝 外1名

明 細 書

1. 発明の名称

標準セルおよび自動配置配線方法

2. 特許請求の範囲

(1) 各標準セルの一方の端にPチャネルとNチャネルトランジスタのソースコンタクト領域を有する場合、前記ソースコンタクト領域の前記標準セルの端に接する幅をPチャネルトランジスタとNチャネルトランジスタでそれぞれ等しくし、さらに前記標準セルの前記ソースコンタクト領域の位置とソースコンタクトの位置および数を合わせ、ソースコンタクト領域を電源線あるいは接地線に対して垂直にソースコンタクトの中心線に沿って二分割したことを特徴とする標準セル。

(2) 各標準セルの両端にPチャネルとNチャネルトランジスタのソースコンタクト領域を有する場合、前記ソースコンタクト領域の前記標準セルの端に接する幅をPチャネルトランジスタとNチャネルトランジスタでそれぞれ等しくし、さらに前記標準セルの前記ソースコンタクト領域の位

置とソースコンタクトの位置および数を合わせ、ソースコンタクト領域を電源線あるいは接地線に対して垂直にソースコンタクトの中心線に沿って二分割したことを特徴とする標準セル。

(3) 各標準セルの一方の端にPチャネルとNチャネルトランジスタのソースコンタクト領域を有し、もう一方の端にPまたはNチャネルのどちらか一方のトランジスタのソースコンタクトがある場合、もう一方のPチャネルまたはNチャネルトランジスタのソースコンタクト領域を設け、前記両端のソースコンタクト領域の前記標準セルの端に接する幅をPチャネルトランジスタとNチャネルトランジスタでそれぞれ等しくし、さらに前記標準セルの前記両端のソースコンタクト領域の位置とソースコンタクトの位置および数を合わせ、ソースコンタクト領域を電源線あるいは接地線に対して垂直にソースコンタクトの中心線に沿って二分割したことを特徴とする標準セル。

(4) 特許請求の範囲第1、2、3項に記載の標準セルを用いて自動配置配線を行い、¹¹⁷⁴⁵⁴ 隣合った

標準セル同士のソースコンタクト領域が接する場合、分割した前記該ソースコンタクト領域のトランジスタを含まない部分を取り除く機能を有することを特徴とする自動配置配線方法。

(5) 特許請求の範囲第4項記載の自動配置配線方式により、自動配置配線を行いソースコンタクト領域のトランジスタを含まない部分を取り除いた後、共通にしたソースコンタクト領域の上にフィード線を付加する機能を有することを特徴とする自動配置配線方法。

3. 発明の詳細な説明

産業上の利用分野

本発明はLSI等の自動配置配線などに使用される標準セルおよび自動配置配線方法に関するものである。

従来の技術

近年集積回路は益々大規模化しつつあり、これに伴って回路の単位をトランジスタからNANDゲートあるいはフリップフロップなどの基本的なゲートを標準セルにして、設計時に扱う情報量の

減少、処理の高速化が図られている。またこれらの標準セルを自動配置配線により配線しLSI設計期間の短縮化を図っている。第9図は従来の標準セルの一例であるインバータセルであり、入力92と出力91を2層金属配線で入出力するものである。第10図は従来の標準セルの一例であるNANDセルであり、入力A103と入力B105と出力104を2層金属配線で入出力するものである。第11図は第9図と第10図に示した標準セルを配線した例を示したもので、AのインバータセルとBのNANDセルを配線116で接続したことにより、入力A113と入力B114に対して出力115の論理はANDの論理を構成することができる。このように標準セルを複数個並べそれを第11図のように配線することにより複雑な論理を構成することが可能である。

発明が解決しようとする課題

しかしながら上記のような標準セルでは、隣接する各標準セルがソースコンタクト領域をもって、第4図に示すようにソースコンタクト

領域を共通にできるにもかかわらず第12図中のソースコンタクト領域123とソースコンタクト領域127、ソースコンタクト領域125とソースコンタクト領域126のようにソースコンタクト領域を二つずつ持つことになり、その結果Dに示す長さ分面積が大きくなり集積度を上げる障害になっていた。また従来の自動配置配線ではフィード線を付加する機能がなかったため、第13図のように配線が配置したブロックの外側を通るため面積が大きくなる問題を有していた。

本発明は上記課題に鑑みてなされたもので、標準セルの両側あるいは一方にソースコンタクト領域がある場合、前記ソースコンタクト領域を共通化することにより、さらに共通化したソースコンタクト領域の上にフィード線を付加する自動配置配線を用いることにより、面積を小さくすることを可能とする標準セルおよび自動配置配線方法を提供することを目的とする。

課題を解決するための手段

本発明は、上述の課題を解決するため、各標準

セルの一方の端にトランジスタのソースコンタクト領域を有する場合、前記ソースコンタクト領域の前記標準セルの端に接する幅をPチャネルトランジスタとNチャネルトランジスタでそれぞれ等しくし、さらに前記標準セルの前記ソースコンタクト領域の位置とソースコンタクトの位置および数を合わせソースコンタクト領域を電源線あるいは接地線に対して垂直にソースコンタクトの中心線に沿って二分割した標準セルである。また本発明は、各標準セルの両端にトランジスタのソースコンタクト領域を有する場合、前記ソースコンタクト領域の前記標準セルの端に接する幅をPチャネルトランジスタとNチャネルトランジスタでそれぞれ等しくし、さらに前記標準セルの前記ソースコンタクト領域の位置とソースコンタクトの位置および数を合わせソースコンタクト領域を電源線あるいは接地線に対して垂直にソースコンタクトの中心線に沿って二分割した標準セルである。さらに本発明は、各標準セルの一方の端にPチャネルとNチャネルトランジスタのソースコンタクト

ト領域を有し、もう一方の端にPまたはNチャネルのどちらか一方のトランジスタのソースコンタクトがある場合、もう一方のPチャネルまたはNチャネルトランジスタのソースコンタクト領域を設け、前記両端のソースコンタクト領域の前記標準セルの端に接する幅をPチャネルトランジスタとNチャネルトランジスタでそれぞれ等しくし、さらに前記標準セルの前記両端のソースコンタクト領域の位置とソースコンタクトの位置および数を合わせ、ソースコンタクト領域を電源線あるいは接地線に対して垂直にソースコンタクトの中心線に沿って二分割した標準セルである。

本発明は、上記標準セルを用いて自動配置配線を行い、隣合った標準セル同士のソースコンタクト領域が接する場合、分割した該ソースコンタクト領域のトランジスタを含まない部分を取り除く機能を有する自動配置配線方式であり、上記自動配置配線方式により、自動配置配線を行いソースコンタクト領域のトランジスタを含まない部分を取り除いた後の、共通にしたソースコンタクト領

域の上にフィード線を付加する機能を有する自動配置配線方式である。

作用

本発明は上記の構成により、隣接する標準セルのソースコンタクト領域が接している場合、ソースコンタクト領域を共通にすることを可能とし、さらに共通化したソースコンタクト領域の上にフィード線を付加し、面積を縮小し集積度を上げることが可能となる。

実施例

第1図は標準セルの両端にトランジスタのソースコンタクト領域を有する場合を示しており、本発明の標準セルの一実施例であるインバータセルの構成図である。第1図において、ソースコンタクト領域4,5の前記標準セルの端に接する幅をPチャネルトランジスタでは W_p にし、Nチャネルトランジスタでは W_n とする。さらに前記標準セルの前記ソースコンタクト領域4,5の位置とソースコンタクト2,6,7,8の位置および数を合わせたものであり、ソースコンタクト領域4,5を電源線1あるいは

は接地線2に対して垂直にソースコンタクト2,6,7,8の中心線に沿って二分割したインバータセルである。このような構成にすることにより、第4図に示すように他の標準セルとの接続において、ソースコンタクト領域41を共通にすることができ、面積を縮小することが可能となる。

第2図は標準セルの一方の端にトランジスタのソースコンタクト領域を有する場合を示しており、本発明の標準セルの一実施例である2入力NANDセルの構成図である。第2図は、ソースコンタクト領域24,25,26を電源線21あるいは接地線22に対して垂直にソースコンタクト23,27,28の中心線に沿って二分割した2入力NANDゲートであり、Pチャネルのソースコンタクト領域24,26を W_p とし、Nチャネルのソースコンタクト領域25を W_n としている。さらに前記標準セルの前記ソースコンタクト領域24,26とソースコンタクト領域25の位置とソースコンタクト23,27,28の位置および数を合わせたものである。この結果第4図に示すように他の標準セルとの接続において、ソースコンタ

クト領域41を共通にすることができ、面積を縮小することが可能となる。

第3図は本発明の標準セルの一実施例である4入力NANDセルの構成図である。第3図において、標準セルの一方の端にPチャネルとNチャネルトランジスタのソースコンタクト領域を有し、もう一方の端にPまたはNチャネルのどちらか一方のトランジスタのソースコンタクトがある場合で、もう一方のPチャネルまたはNチャネルトランジスタのソースコンタクト領域35を設け、前記両端のソースコンタクト領域33,34,35,36の前記標準セルの端に接する幅をPチャネルトランジスタとNチャネルトランジスタでそれぞれ W_p 、 W_n と等しくする。さらに前記標準セルの前記両端のソースコンタクト領域33,34,35,36の位置とソースコンタクトの位置および数を合わせ、ソースコンタクト領域33,34,35,36を電源線31あるいは接地線32に対して垂直にソースコンタクトの中心線に沿って二分割した4入力NANDゲートである。

第4図は自動配置配線を第1図および第2図に

示した標準セルを用いて行ったものの一実施例である。例えば標準セルのデータ中に2分割されている場合1、分割されていない場合0のフラグを付加し、自動配置によりフラグを標準セルと同様に配置し11の組合せのフラグが発生した場合、ソースコンタクト領域が隣接しているため、共通にできることが認識できるので、第8図の自動配置配線のアルゴリズムにより共通化のルーチンへ分岐し共通化を行なわせる。第1図のソースコンタクト領域5を共通にすることにより第11図の従来の自動配置配線の結果と比較して第12図に示すDの長さ分、面積を縮小することが可能となる。なお本発明の標準セルは実施例以外のゲートについても適用可能である。また、第5図は本発明の自動配置配線を第3図に示した標準セルについて行なったものである。ソースコンタクト領域51を共通にすることにより、面積の縮小が可能である。第6図は本発明の自動配置配線を第1図および第2図に示した標準セルを用いて行ったものの一実施例である。第8図によりソースコンタクト領域

64,65を共通化し、さらに前記ソースコンタクト領域64,65の上にフィード線66を通したものである。

この結果、従来例えば第13図のAとBのセルを接続する場合第13図のように配線をしていたものが第7図のようにソースコンタクト領域を共通にしたCとDのセルのフィード線71を使うことにより配線長を短くし、その結果配線容量が小さくなり高速な動作を可能にし、さらに面積を縮小が可能となる。

発明の効果

本発明による標準セルおよび自動配置配線方法でLSIを設計すれば面積縮小、高速化および集積度を上げることができその実用的効果は大きい。


4. 図面の簡単な説明

第1図は本発明の標準セルの一実施例であるインパクタセルの構成図。第2図は本発明の標準セルの一実施例である2入力NANDセルの構成図。第3図は本発明の標準セルの一実施例である4入力NANDセルの構成図。第4図は第1図及び第2図に示す標準セルを本発明の自動配置配線を行


った場合の構成図。第5図は第3図の標準セルを本発明の自動配置配線を行なった一実施例の構成図。第6図は本発明の自動配置配線によりフィード線を付加した一実施例の構成図。第7図は本発明の自動配置配線を行なった場合の一実施例の配線を表わした図。第8図は本発明の自動配置配線のアルゴリズムを表わした流れ図。第9図は従来の標準セルのインパクタセルの構成図。第10図は従来の標準セルの2入力NANDセルの構成図。第11図は自動配置配線による配線を表わした図。第12図は従来の自動配置配線を行なった場合の構成図。第13図は従来の標準セルを自動配置配線を行なった場合の一実施例の配線を表わした図である。

1…電源線 3…接地線 2,6,7,8…ソースコンタクト、4,5…ソースコンタクト領域



代理人の氏名 弁理士 栗野重孝 ほか1名




第 2 図





第 4 図




第 3 図







第 7 図




第 8 図




第 9 図



第 10 図



第11図



第13図

第12図

